(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-15658

(43)公開日 平成11年(1999)1月22日

(51) Int.Cl.⁸

G06F 9/38

識別記号

FΙ

310

G06F 9/38

310E

310A

審査請求 未請求 請求項の数22 OL (全 28 頁)


(21)出願番号 特願平9-171400 (71)出願人 000005821 松下電器産業株式会社 (22)出願日 平成9年(1997)6月27日 大阪府門真市大字門真1006番地 (72)発明者 森河 徹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 檜垣 信生 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 尾崎 伸治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (74)代理人 弁理士 滝本 智之 (外1名) 最終頁に続く

(54) 【発明の名称】 データ処理装置

(57) 【要約】

【課題】 本発明は、動作クロック周波数の変化によってパイプライン段数を変化させるとともにフォワーディングパスを切り替えることによりインタロック期間が短縮でき性能を改善するデータ処理装置を提供することを目的とする。

【解決手段】 命令フェッチ回路31、命令解読回路3 2は、1サイクル時間で処理する。データキャッシュ4 は動作クロック周波数の変化によってアクセス時間が変 化する。その際、高速ピッチフラグ35がクリアされているときは、セレクタ340によりデータキャッシュ4 の1サイクル時間のロードデータが選択され次処理を実 行する。セットされているときはセレクタ340により データキャッシュ4の2サイクル時間のロードデータが 選択され次処理を実行する。クロックの速度変化により 最適なデータのバイパスを選択することができる。



【特許請求の範囲】

【請求項1】 パイプライン段数がn段で機械語命令をパイプライン処理する処理手段と、

前記処理手段の中にあって、n以下のi段目の処理結果をi以下のk段目の入力に転送する第1の転送手段と、前記処理手段の中にあって、n以下でかつiより大きいj段目の処理結果をk段目の入力に転送する第2の転送手段と、

前記処理手段の中にあって、前記第1の転送手段の転送 結果と前記第2の転送結果との何れかを選択してk段目 の入力とする切り替え手段と、

パイプライン処理される命令の k 段目の入力が、前記命令に先行する命令のパイプライン処理における i 段目で決定される内容を必要とする第1 の状態と、前記命令に先行する命令のパイプライン処理における j 段目で決定される内容を必要とする第2 の状態とを検出する検出手段と、

所定の条件に応じて、

前記検出手段が前記第1の状態を検出した場合にのみ、 前記切り替え手段に対して前記第1の転送結果を選択す る第1の指示を与えるか、または、

前記検出手段が前記第1および第2の状態を検出した場合に、前記切り替え手段に対して前記第2の転送結果を選択する第2の指示を与える選択制御手段とを備えることを特徴とするデータ処理装置。

【請求項2】 請求項1記載の選択制御手段は、

前記機械語命令の組合せが、前記第1の状態を多く発生 させるか、前記第2の状態を多く発生させるかを指定す る指定手段を備え、

前記指定手段により、

前記第1の状態を多く発生させると指定された場合には、前記切り替え手段に対して前記第1の指示を与え、前記第2の状態を多く発生させると指定された場合には、前記切り替え手段に対して前記第2の指示を与えることを特徴とするデータ処理装置。

【請求項3】 請求項2記載の指定手段は、

その指定内容を示すフラグを保持するフリップフロップ、その指定内容を示すデータを保持するレジスタ、その指定内容を示す論理値を入力する入力端子、その指定内容を示す内部信号の何れかであることを特徴とするデータ処理装置。

【請求項4】 請求項2記載の指定手段は、

前記機械語命令の組合せが、前記第1の状態を多く発生 させるか、前記第2の状態を多く発生させるかを示す特 定命令の解読または実行に基づいて指定されることを特 徴とするデータ処理装置。

【請求項5】 請求項1ないし4記載の何れかの処理手段は、少なくとも、

1つのパイプライン段数で命令フェッチを行う命令フェッチ部と、

2

1つのパイプライン段数でフェッチされた命令の解読を 行う命令解読部と、

前段部と後段部の2つのパイプライン段数で命令を実行する命令実行部とからなり、

第1の転送手段は、前記命令実行部の前記前段部の実行 結果を前記前段部の入力に転送し、

第2の転送手段は、前記命令実行部の前記後段部の実行 結果を前記前段部の入力に転送し、

切り替え手段は、前記命令実行部の前記前段部の実行結 10 果と前記後段部の実行結果との何れかを選択して前記前 段部の入力とすることを特徴とするデータ処理装置。

【請求項6】 キャッシュメモリのアクセスを行う段を 含む複数の段からなり、機械語命令をパイプライン処理 する処理手段を有するデータ処理装置であって、

前記キャッシュメモリのアクセスを行う段の段数がa段とaより大きいb段とに可変であり、

前記データ処理装置はさらに、

処理手段のパイプライン段数を切り替える切り替え手段 を備えることを特徴とするデータ処理装置。

20 【請求項7】 請求項6記載の処理手段は、命令フェッチステージ、命令解読ステージ及び命令実行ステージの少なくとも3段のパイプライン段数を持ち、

前記キャッシュメモリは前記命令実行ステージにおいて アクセスされることを特徴とするデータ処理装置。

【請求項8】 前記キャッシュメモリのアクセスの処理 内容は、シーケンシャルなb個の部分処理に分割可能で あり

前記キャッシュメモリをa段でアクセスする場合にはb個の部分処理のうちの(b-a)個を隣合う他のa個の部分処理と同一の段で処理し、

前記キャッシュメモリをb段でアクセスする場合には各部分処理をそれぞれ1段で処理することを特徴とする請求項6または7記載のデータ処理装置。

【請求項9】 前記各段はそれぞれ個別の処理部が実行

それら処理部の少なくとも1つは、

前記部分処理を実行する複数の部分処理部と、

部分処理部と次段の部分処理部との間に設けられ、前記キャッシュメモリをa段でアクセスする場合には当該部分処理結果を透過出力し、前記キャッシュメモリをb段でアクセスする場合には当該部分処理結果を保持し次の段に出力する複数の透過保持部とを備えることを特徴とする請求項8記載のデータ処理装置。

【請求項10】 前記各透過保持部は、

部分処理部からの部分処理結果を保持するパイプライン ラッチと、

前記キャッシュメモリを a 段でアクセスする場合は当該部分処理結果を選択し、前記キャッシュメモリを b 段でアクセスする場合はパイプラインラッチの出力を選択して次段の部分処理部に出力するセレクタとを有すること

c

3

を特徴とする請求項9記載のデータ処理装置。

【請求項11】 前記部分処理の1つにタグメモリ部のアクセスを含み、前記部分処理の他の1つにデータメモリ部のアクセスを含むことを特徴とする請求項8から10のいずれかに記載のデータ処理装置。

【請求項12】 請求項6ないし11記載の何れかのデータ処理装置は、さらに、

前記キャッシュメモリを a 段でアクセスする場合の前記 アクセスの最終段の処理結果を、前記処理手段の予め定 めた段の入力に転送する第1の転送手段と、

前記キャッシュメモリをb段でアクセスする場合の前記 アクセスの最終段の処理結果を、前記予め定めた段の入 力に転送する第2の転送手段と、

パイプライン処理される命令の前記予め定めた段の入力が、前記命令に先行する命令の前記キャッシュメモリの アクセス結果を必要とする状態を検出する検出手段とを 備え、

前記検出手段が前記状態を検出した場合に、

前記切り替え手段が切り替えるパイプライン段数に対応して前記第1の転送手段の転送結果と前記第2の転送結果との何れかを選択し、前記予め定めた段の入力とすることを特徴とするデータ処理装置。

【請求項13】 前記切り替え手段は、

データ処理装置が第1の動作環境にあるか第2の動作環境にあるかを指定する指定手段と、

第1の動作環境にあると指定された場合には、前記キャッシュメモリをa段でアクセスさせ、第2の動作環境にあると指定された場合には、前記キャッシュメモリをb段でアクセスさせるパイプライン制御手段とを備え、

前記第1の動作環境にあるか第2の動作環境にあるかは、データ処理装置に供給される動作クロックの周波数と、データ処理装置に供給される電源電圧との何れかに応じて区別されることを特徴とする請求項6から12のいずれかに記載のデータ処理装置。

【請求項14】 請求項13記載の指定手段は、

その指定内容を示すフラグを保持するフリップフロップ、その指定内容を示すデータを保持するレジスタ、その指定内容を示す論理値を入力する入力端子、その指定内容を示す内部信号の何れかであることを特徴とするデータ処理装置。

【請求項15】 レジスタを有し、機械語命令をパイプライン処理する第1処理手段と、

前記第1処理手段による命令の処理の中で、キャッシュメモリをアクセスする部分を含む処理をパイプライン処理する、パイプライン段数がa段とaより大きいb段とに可変であり、a段又はb段の何れかの段数で前記処理をパイプライン処理する第2処理手段と、

第2処理手段のパイプライン段数を切り替える切り替え 手段とを備え、

前記第1処理手段は、第2処理手段がa段パイプライン

4

処理を行う場合には、所定段で第2処理手段の実行結果を獲得し、第2処理手段がb段パイプライン処理を行う場合には、第1処理手段は、前記所定段より(b-a)段あとの段で第2処理手段の実行結果を獲得し、獲得した実行結果を前記レジスタに格納することを特徴とするデータ処理装置。

【請求項16】 前記データ処理装置は、さらに前記キャッシュメモリをアクセスするために必要な情報を第1 処理手段から第2処理手段に伝達する第1バスと、

10 第2処理手段による前記キャッシュメモリのアクセス結果を第2処理手段から第1処理手段に伝達する第2バスとを備え、

前記第1処理手段は、前記情報を第1バスを介して第2処理手段に送信し、第2処理手段の実行結果を第2バスを介して獲得することを特徴とする請求項15記載のデータ処理装置。

【請求項17】 請求項15または16記載の何れかの データ処理装置は、さらに、

前記第2処理手段がa段パイプライン処理を行う場合の の前記第2処理手段の最終段の処理結果を、前記第1の処理手段の予め定めた段の入力に転送する第1の転送手段

前記第2処理手段がb段パイプライン処理を行う場合の 前記第2処理手段の最終段の処理結果を、前記予め定め た段の入力に転送する第2の転送手段と、

パイプライン処理される命令の前記予め定めた段の入力が、前記命令に先行する命令の前記第2処理手段の最終段の処理結果を必要とする状態を検出する検出手段とを備え、

30 前記検出手段が前記状態を検出した場合に、

前記切り替え手段が切り替えるパイプライン段数に対応して前記第1の転送手段の転送結果と前記第2の転送結果との何れかを選択し、前記予め定めた段の入力とすることを特徴とするデータ処理装置。

【請求項18】 前記切り替え手段は、

データ処理装置が第1の動作環境にあるか第2の動作環境にあるかを指定する指定手段と、

第1の動作環境にあると指定された場合には、第2処理 手段をa段で実行させ、第2の動作環境にあると指定さ 40 れた場合には、第2処理手段をb段で実行させるパイプ ライン制御手段とを備え、

前記第1の動作環境にあるか第2の動作環境にあるかは、データ処理装置に供給される動作クロックの周波数と、データ処理装置に供給される電源電圧との何れかに応じて区別されることを特徴とする請求項15から17のいずれかに記載のデータ処理装置。

【請求項19】 請求項18記載の指定手段は、

その指定内容を示すフラグを保持するフリップフロップ、その指定内容を示すデータを保持するレジスタ、そ 50 の指定内容を示す論理値を入力する入力端子、その指定 e,

(4)

5

内容を示す内部信号の何れかであることを特徴とするデ ータ処理装置。

【請求項20】 パイプライン段数がn段とnより大き いm段とに可変であり、n段又はm段の何れかの段数で 命令をパイプライン処理する処理手段と、

前記処理手段のパイプライン段数を切り替える切り替え 手段と、

前記処理手段の中にあって、 n以下の i 段目の処理結果 をi以下のk段目の入力に転送する第1の転送手段と、 前記処理手段の中にあって、(i+m-n)段目の処理 10 結果をk段目の入力に転送する第2の転送手段と、

パイプライン処理される命令のk段目の入力が、

前記処理手段がn段パイプライン処理を行う場合の、前 記命令に先行する命令のパイプライン処理におけるi段 目で決定される内容を必要とするか、または、

前記処理手段がm段パイプライン処理を行う場合の、前 記命令に先行する命令のパイプライン処理における(i +m-n) 段目で決定される内容を必要とする状態を検 出する検出手段と、

前記検出手段が前記状態を検出した場合に、

前記切り替え手段が切り替えるパイプライン段数に対応 して前記第1の転送手段の転送結果と前記第2の転送結 果との何れかを選択し、前記処理手段のk段目の入力と することを特徴とするデータ処理装置。

【請求項21】 前記切り替え手段は、

データ処理装置が第1の動作環境にあるか第2の動作環 境にあるかを指定する指定手段と、

第1の動作環境にあると指定された場合には、前記処理 手段をn段で実行させ、第2の動作環境にあると指定さ れた場合には、前記処理手段をm段で実行させるパイプ ライン制御手段とを備え、

前記第1の動作環境にあるか第2の動作環境にあるか は、データ処理装置に供給される動作クロックの周波数 と、データ処理装置に供給される電源電圧との何れかに 応じて区別されることを特徴とする請求項20記載のデ ータ処理装置。

【請求項22】 請求項21記載の指定手段は、 その指定内容を示すフラグを保持するフリップフロッ プ、その指定内容を示すデータを保持するレジスタ、そ の指定内容を示す論理値を入力する入力端子、その指定 40 内容を示す内部信号の何れかであることを特徴とするデ ータ処理装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ中の命令に 従ってデータをパイプライン処理するデータ処理装置に 関する。

[0002]

【従来の技術】近年の電子技術の発展により、半導体回 路の高速化、高集積化が可能となり、また命令の処理を

少なくとも読出し、解読、実行のステージに分け、これ らを並列に実行し命令の見かけ上の実行時間の短縮を図 るパイプライン構造による高速化により、データを高速 に処理するプロセッサの実現が可能になった。しかし連 続した命令を処理する場合において、直前の命令の実行 結果を用いて次の命令を処理するため、次の命令が実行 できないためにパイプライン処理をロックするレジスタ 干渉が発生し、このため性能劣化を引き起こすことがあ る。このレジスタ干渉の発生を最小限に抑えるために、 例えば演算を行う演算ステージ、メモリに対してロード ・ストアを行うメモリアクセスステージ等複数のステー ジに分割され、前段のステージの処理を効率よく行うた め後段のステージから処理結果を転送するバイパスを設

けることが一般的である。 【0003】図6と図9とに、2つの従来のデータ処理 装置のプロック図を示す。まず図6において、データ処 理装置は、中央演算処理装置5とデータキャッシュ6と 外部メモリ63とから構成される。同図において、中央 演算処理装置5は命令フェッチステージ(以下、IFステ 20 ージ)、命令解読ステージ(以下、DECステージ)、命 令実行ステージ (以下、EXステージ)、メモリアクセス ステージ (MEMステージ)、レジスタ書込ステージ (WB ステージ)の5つのステージからなる5段パイプライン 構造を成している。命令フェッチ回路51はIFステージ で動作しメモリ(図外)から命令の読出しを行う。命令 解読回路52はDECステージで動作し命令フェッチ回路 51で読出された命令を解読する。命令実行回路53は EXステージとMEMステージとWBステージとで動作し命令 解読回路52によって制御され、演算のオペランドを格 納するレジスタ531と、レジスタ531から読出した データまたはレジスタ531に格納するデータを載せる バス532a~532dと、バス532aとセレクタ5 41の出力値とを選択するセレクタ533と、バス53 2 bによって転送されるデータとセレクタ533の出力 値とを用いて演算を行う演算器534と、クロック同期 で演算器534の出力値を保持する第1EXラッチ535 と、クロック同期でセレクタ533の出力値を保持する 第2EXラッチ536と、第1EXラッチ535の出力値と データキャッシュ6の出力データとを選択するセレクタ 537と、第1EXラッチ535の出力値とデータキャッ シュ6の出力データとを選択するセレクタ538と、ク ロック同期でセレクタ537の出力値を保持する第1ME Mラッチ539と、クロック同期でセレクタ538の出 力値を保持する第2MEMラッチ540と、検出されたレ ジスタ干渉によってレジスタ干渉検出回路550が第1 EXラッチ535か第2MEMラッチ540かを選択して有 効なフォワーディングパスを決定するセレクタ541か らなる。パイプライン処理制御回路54は命令フェッチ 回路51と命令解読回路52と命令実行回路53とをパ イプライン処理を行い、レジスタ干渉検出回路550を

内包する。レジスタ干渉検出回路550はパイプライン 処理制御回路54の中でレジスタ干渉を検出し、その検 出結果に基づいて有効なフォワーディングパスを決定す るためにセレクタ541を制御する。データキャッシュ 6は、アドレスバス611よりアドレスを入力し予めキ ャッシュメモリ62に保持するデータのアドレスを保持 しその入力アドレスと保持アドレスとを比較することに よりキャッシュに格納されているかどうか(以下、格納 されている場合はキャッシュヒット、格納されていない 場合はキャッシュミスヒット)を判別するとともにキャ ッシュメモリ62にアドレスを出力しキャッシュミスヒ ットの場合はキャッシュメモリ62と外部メモリ63と にアドレスを出力するとともに入力アドレスを保持アド レスに変更するキャッシュヒット検出回路61と、キャ ッシュヒットの場合キャッシュヒット検出回路61から アドレスを入力しキャッシュヒットの場合そのアドレス のメモリからデータを出力しキャッシュミスヒットの場 合外部メモリ63よりデータを入力しそのデータを出力 すると共にキャッシュヒット検出回路61からアドレス を入力したアドレスのメモリからデータを書き込むキャ ッシュメモリ62とからなり、中央演算処理装置5から アドレスをキャッシュヒット検出回路61へ転送するア ドレスバス611と、キャッシュヒット検出回路61か らアドレスを外部メモリ63へ転送するアドレスバス6 12と、外部メモリ63からデータをキャッシュメモリ 62へ転送するデータバス613と、キャッシュメモリ 62からデータを中央演算処理装置5へ転送するデータ バス614と接続する。外部メモリ63は、アドレスバ ス612よりアドレスを入力しそのアドレスのメモリか らデータを出力しデータバス613ヘデータを出力す る。

【0004】以上の構成をもつ従来のデータ処理装置について、図7、図8に示すタイムチャートを用いて、ここでは2つのフォワーディングパス(バイパス)について動作を説明する。

(1) MEMステージからEXステージへのバイパス アドレスをインクリメント処理しながらキャッシュから データをロードし、連続してロードしたデータを用いて 加算を実行する処理を例示する。例示プログラムを以下 に示す。

命令1:MOV (A0+),D1

(アドレスAOからデータをロードしながらアドレスAOをインクリメント処理を行い、そのロードデータをDIレジスタに、インクリメント処理を行ったアドレスをAOに格納する)

命令2:ADD D0,D1

(DOレジスタとDIレジスタの加算を行い、その結果をDIレジスタに格納する)

図7に示したタイムチャートを用いて説明する。ここで は、データキャッシュ6はロードするデータを保持する と仮定する。

【0005】はじめに命令1の動作をタイミング順に説 明する。タイミング1において命令フェッチ回路51に よって読出された命令1(IFステージ:7ナノ秒)は、 タイミング2において命令解読回路52で解読され(DE Cステージ:9ナノ秒)、タイミング3において命令実 行回路53でアドレスのインクリメント処理が実行され (EXステージ:9ナノ秒)、タイミング4においてデー タキャッシュ6にアクセスされ(MEMステージ:10ナ ノ秒)、タイミング5において命令実行回路53で演算 結果を転送された上でレジスタに格納される(WBステー ジ:5ナノ秒)。EXステージの詳細については、オペラ ンドデータがレジスタ531から読出されバス532a に載せられ、バス532aを選択するセレクタ533の 出力を入力とを用いて演算器534でインクリメント処 理されて、その演算結果が第1EXラッチ535に格納さ れ、セレクタ533の出力が第2EXラッチ536に格納 される。MEMステージの詳細については、第1EXラッチ 535の出力値はセレクタ537に選択されて第1MEM ラッチ539に格納されると共に、第2EXラッチ536 の出力値はアドレスバス611を介してデータキャッシ ュ6のキャッシュヒット検出回路61に転送される。キ ャッシュヒット検出回路61は入力データのキャッシュ ヒットかキャッシュミスヒットかを判別し、入力アドレ スをキャッシュメモリ62に出力する。キャッシュメモ リ62は入力アドレスに格納されているデータを出力し て、データをデータバス614を介して中央演算処理装 置5に転送する。図7ではキャッシュヒット検出回路6 1とキャッシュメモリ62とが処理する時間をキャッシ ュ読出しと記している。セレクタ538はデータキャッ 30 シュ6から転送されたデータを選択する。第2MEMラッ チ540はセレクタ538の出力値を格納する。WBステ ージの詳細については、第1MEMラッチ539と第2MEM ラッチ540とに格納された演算結果及びデータがバス 532c及びバス532dを介してレジスタ531に格 納される。

8

【0006】次に命令2の動作をタイミング順に説明する。タイミング2において命令フェッチ回路51によって読出された命令2(IFステージ:7ナノ秒)は、タイ40ミング3において命令解読回路52で解読され(DECステージ:9ナノ秒)ると共にレジスタ干渉検出回路550で命令1とのレジスタ干渉が検出され、タイミング4においてパイプライン処理制御装置54でレジスタ干渉による実行待ちとなるように制御され、タイミング5において命令実行回路53で加算演算が実行され(EXステージ:9ナノ秒)、タイミング6において演算結果が転送され(MEMステージ:1ナノ秒)、タイミング7において命令実行回路53で演算結果を転送された上でレジスタに格納される(WBステージ:5ナノ秒)。EXステージジ詳細については、レジスタ干渉検出回路550はMEM

(6)

ステージからEXステージへのバイパスがレジスタ干渉に対して有効であることを検出してセレクタ541が第2 MEMラッチ540を選択するように制御し、オペランドデータがレジスタ531から読出されバス532a及びバス532bに載せられ、バス532bとセレクタ541を選択するセレクタ533の出力とを入力に用いて演算器534で加算演算されて、その演算結果が第1EXラッチ535に格納される。MEMステージの詳細については、第1EXラッチ535の出力値はセレクタ537に選われて第1MEMラッチ539に格納される。WBステージの詳細については、第1MEMラッチ539に格納された演算結果がバス532cを介してレジスタ531に格納される。

(2) EXステージからEXステージへのバイパス アドレスをインクリメント処理しながらキャッシュから データをロードし、連続してインクリメント処理したデ ータを用いて加算を実行する処理を例示する。例示プロ グラムを以下に示す。

命令1:MOV (A0+),D1

(アドレスAOからデータをロードしながらアドレスAOをインクリメント処理を行い、そのロードデータをDIレジスタに、インクリメント処理を行ったアドレスをAOに格納する)

命令 2: ADD D0, A0

(DOレジスタとAOレジスタの加算を行い、その結果をAOレジスタに格納する)

図8に示したタイムチャートを用いて説明する。ここでは、データキャッシュ6にロードするデータを保持すると仮定する。

【0007】はじめに命令1の動作をタイミング順に説 明する。タイミング1において命令フェッチ回路51に よって読出された命令1(IFステージ:7ナノ秒)は、 タイミング2において命令解読回路52で解読され(DE Cステージ:9ナノ秒)、タイミング3において命令実 行回路53でアドレスのインクリメント処理が実行され (EXステージ: 9ナノ秒)、タイミング4においてデー タキャッシュ6にアクセスされ(MEMステージ:10ナ ノ秒)、タイミング5において命令実行回路53で演算 結果を転送された上でレジスタに格納される(WBステー ジ:5ナノ秒)。EXステージの詳細については、オペラ ンドデータがレジスタ531から読出されバス532a に載せられ、バス532aを選択するセレクタ533の 出力を入力とを用いて演算器534でインクリメント処 理されて、その演算結果が第1EXラッチ535に格納さ れ、セレクタ533の出力が第2EXラッチ536に格納 される。MEMステージの詳細については、第1EXラッチ 535の出力値はセレクタ537に選択されて第1MEM ラッチ539に格納されると共に、第2EXラッチ536 の出力値はアドレスバス611を介してデータキャッシ ユ6のキャッシュヒット検出回路61に転送される。キ 50

ャッシュヒット検出回路61は入力データのキャッシュ ヒットかキャッシュミスヒットかを判別し、入力アドレスをキャッシュメモリ62に出力する。キャッシュメモ リ62は入力アドレスに格納されているデータを出力し て、データをデータバス614を介して中央演算処理装

て、データをデータバス614を介して中央演算処理装置5に転送する。セレクタ538はデータキャッシュ6から転送されたデータを選択する。図8ではキャッシュヒット検出回路61とキャッシュメモリ62とが処理する時間をキャッシュ読出しと記している。第2MEMラッ チ540はセレクタ538の出力値を格納する。WBステ

【0008】次に命令2の動作をタイミング順に説明す る。タイミング2において命令フェッチ回路51によっ て読出された命令2(IFステージ:7ナノ秒)は、タイ ミング3において命令解読回路52で解読され(DECス テージ:9ナノ秒)ると共にレジスタ干渉検出回路55 20 0で命令1とのレジスタ干渉が検出され、タイミング4 において命令実行回路53で加算演算が実行され(EXス テージ:9ナノ秒)、タイミング5において演算結果が 転送され (MEMステージ:1ナノ秒)、タイミング6に おいて命令実行回路53で演算結果を転送された上でレ ジスタに格納される(WBステージ:5ナノ秒)。EXステ ージの詳細については、レジスタ干渉検出回路550は EXステージからEXステージへのバイパスがレジスタ干渉 に対して有効であることを検出してセレクタ541が第 1EXラッチ535を選択するように制御し、オペランド データがレジスタ531から読出されバス532a及び バス532bに載せられ、バス532bとセレクタ54 1を選択するセレクタ533の出力とを入力に用いて演 算器534で加算演算されて、その演算結果が第1EXラ ッチ535に格納される。MEMステージの詳細について は、第1EXラッチ535の出力値はセレクタ537に選 択されて第1MEMラッチ539に格納される。WBステー ジの詳細については、第1MEMラッチ539に格納され た演算結果がバス532cを介してレジスタ531に格 納される。

€ (0009) 続いて2つ目の従来のデータ処理装置について説明する。図9において、中央演算処理装置7は、IFステージで動作しメモリ(図外)から命令の読出しを行う命令フェッチ回路71と、DECステージで動作し命令フェッチ回路71で読出された命令を解読する命令解読回路72と、EXステージとメモリアクセス第1ステージ(以下、MEM1ステージ)とメモリアクセス第2ステージ(以下、MEM2ステージ)とWBステージとで動作し命令解読回路72によって制御される命令実行回路73と、命令フェッチ回路71と命令解読回路72と命令実行回
Ø 路73とをパイプライン処理を行うパイプライン処理制

(7)

御回路74を備え、上記6つのステージからなる6段パ イプライン構造を成している。さらに、命令実行回路7 3は、演算のオペランドとメモリアクセス時のアドレス 及びデータとを格納するレジスタ731と、レジスタ7 31から読出したデータまたはレジスタ731に格納す るデータを載せるバス732a~732cと、バス73 2 a とMEM2ラッチ738の出力値とを選択するセレクタ 733と、バス732bによって転送されるデータとセ レクタ733が選択するとデータに基づいて演算を行う 演算器 7 3 4 と、クロック同期で演算器 7 3 4 の出力値 を保持するEXラッチ735と、クロック同期でセレクタ 733の出力値を保持するMEM1ラッチ736と、MEM1ラ ッチ736の出力値とデータキャッシュ8の出力データ とを選択するセレクタ737と、クロック同期でセレク タ737の出力値を保持するMEM2ラッチ738とからな り、EXラッチ735の出力値をデータキャッシュ8へ転 送するアドレスバス811と、データキャッシュ8のデ ータ出力をセレクタ737の入力へ転送するデータバス 814とを介してデータキャッシュ8と接続する。デー タキャッシュ8は、アドレスバス811よりアドレスを 入力し予めキャッシュメモリ83に保持するデータのア ドレスを保持しその入力アドレスと保持アドレスとを比 較することによりキャッシュのキャッシュヒットかキャ ッシュミスヒットかを判別するとともにキャッシュメモ リ83にアドレスを出力しキャッシュミスヒットの場合 はキャッシュメモリ83と外部メモリ84とにアドレス を出力するとともに入力アドレスを保持アドレスに変更 するキャッシュヒット検出回路81と、クロック同期で キャッシュヒット検出回路81から出力されるアドレス を保持するMEM1ラッチ82と、キャッシュヒットの場合 MEM1ラッチ82からアドレスを入力しキャッシュヒット の場合そのアドレスのメモリからデータを出力しキャッ シュミスヒットの場合外部メモリ84よりデータを入力 しそのデータを出力すると共にMEMIラッチ82からアド レスを入力したアドレスのメモリからデータを書き込む キャッシュメモリ83とからなり、中央演算処理装置7 からアドレスをキャッシュヒット検出回路81へ転送す るアドレスバス811と、キャッシュヒット検出回路8 1からアドレスを外部メモリ84へ転送するアドレスバ ス812と、外部メモリ84からデータをキャッシュメ モリ83へ転送するデータバス813と、キャッシュメ モリ83からデータを中央演算処理装置7へ転送するデ ータバス814と接続する。外部メモリ84は、アドレ スバス812よりアドレスを入力しそのアドレスのメモ リからデータを出力しデータバス813ヘデータを出力 する。

【0010】以上の構成をもつ従来のデータ処理装置について、図10、図11に示すタイムチャートを用いてその動作を説明する。ここでは2つの動作クロックでの動作について、キャッシュメモリからのデータをロード 50

し、その結果を用いて連続して加算を実施する処理を例 示する。例示プログラムを以下に示す。

命令1:MOV (A0),D1

(AOレジスタの値のアドレスに格納されるデータをDIレジスタに格納する)

命令2:ADD D0, D1

(DOレジスタとDIレジスタの加算を行い、その結果をDOレジスタに格納する)

(1)動作クロックが100メガヘルツの場合

図10に示したタイムチャートを用いて説明する。ここでは、1ステージ10ナノ秒となる。またデータキャッシュ8はロードするデータを保持すると仮定する。

【0011】はじめに命令1の動作をタイミング順に説 明する。タイミング1において命令フェッチ回路71に よって読み出された命令1 (IFステージ:7ナノ秒) は、タイミング2において命令解読回路72で解読され (DECステージ: 9ナノ秒)、タイミング3において命 令実行回路73でアドレスを読出され(EXステージ:5 ナノ秒)、タイミング4において命令実行回路73から 20 データキャッシュ8にアドレスを転送されキャッシュヒ ットを検出され(MEMIステージ:8ナノ秒)、タイミン グ5においてはデータキャッシュ8でデータを読出しデ ータキャッシュ8から命令実行回路73にデータを転送 され (MEM2ステージ: 9ナノ秒)、タイミング6におい て命令実行回路73でデータが転送された上でレジスタ に格納される(WBステージ:5ナノ秒)。EXステージの 詳細については、命令によって指示されたアドレスが、 レジスタ731から読出され、バス732aを介して演 算器734を通過してEXラッチ735に格納される(5) 30 ナノ秒)。MEM1ステージの詳細については、EXラッチ7 35に格納されたアドレスがアドレスバス811を介し てキャッシュヒット検出回路81に転送され(3ナノ 秒)、キャッシュヒット検出回路81において入力した アドレスがキャッシュメモリ82に格納されているかど うかを判別されると共に、キャッシュヒット検出回路8 1を通過してMEM1ラッチ82に格納される(5ナノ 秒)。MEM2ステージの詳細については、MEM1ラッチ82 に格納されたアドレスをキャッシュメモリ83に入力さ れ、キャッシュメモリ83において入力されたアドレス に格納されるデータを読出され(5ナノ秒)、このデー タはデータバス814を介してセレクタ737に転送さ れる (3ナノ秒)。 セレクタ737はキャッシュメモリ 83からのデータを選択し、MEM2ラッチ738はセレク タ737の出力を格納する(1ナノ秒)。WBステージの 詳細については、MEM2ラッチ738に格納された演算結

【0012】次に命令2の動作をタイミング順に説明する。タイミング2において命令フェッチ回路71によって読出された命令2(IFステージ:7ナノ秒)は、タイミング3において命令解読回路72で解読され(DECス

果がバス732cからレジスタ731に格納される。

(8)

テージ:9ナノ秒)ると共にパイプライン処理制御回路 74で命令1とのレジスタ干渉が検出され、タイミング 4及びタイミング5においてパイプライン処理制御回路 74でレジスタ干渉による実行待ちとなるように制御さ れ、タイミング6において命令実行回路73で加算演算 が実行され(EXステージ:9ナノ秒)、タイミング7に おいて命令実行回路73で演算結果が転送され(MEM1ス テージ: 0ナノ秒)、タイミング8において命令実行回 路73で演算結果が転送され(MEM2ステージ:1ナノ 秒)、タイミング9において命令実行回路73で演算結 果を転送された上でレジスタに格納される(WBステー ジ:5ナノ秒)。EXステージの詳細については、オペラ ンドデータがレジスタ731から読出されバス732a 及びバス732bに載せられ、パイプライン処理制御回 路74はMEM2ステージからEXステージへのバイパスがレ ジスタ干渉に対して有効であることを検出してセレクタ 733がMEM2ラッチ738を選択するように制御し、バ ス732bとセレクタ733の出力とを入力に用いて演 算器734で加算演算されて、その演算結果がEXラッチ 735に格納される。MEM1ステージの詳細については、 EXラッチ735に格納された演算結果がMEM1ラッチ73 6に格納される(このステージに要する時間は無視でき るので0ナノ秒とする)。MEM2ステージの詳細について は、MEMIラッチ736に格納された演算結果がセレクタ 737に選択され、MEM2ラッチ738に格納される(1 ナノ秒)。WBステージの詳細については、MEM2ラッチ7 38に格納された演算結果がバス732cを介してレジ スタ731に格納される。

(2)動作クロックが50メガヘルツの場合

図11に示したタイムチャートを用いて説明する。ここでは、1ステージ20ナノ秒となる。またデータキャッシュ8はロードするデータを保持すると仮定する。

【0013】はじめに命令1の動作をタイミング順に説 明する。タイミング1において命令フェッチ回路71に よって読出された命令1(IFステージ:7ナノ秒)は、 タイミング2において命令解読回路72で解読され(DE (ステージ:9ナノ秒)、タイミング3において命令実 行回路73でアドレスを読出され(EXステージ:5ナノ 秒)、タイミング4において命令実行回路73からデー タキャッシュ8にアドレスを転送されキャッシュヒット を検出され (MEMIステージ:8ナノ秒)、タイミング5 においてはデータキャッシュ8でデータを読出しデータ キャッシュ8から命令実行回路73にデータを転送され (MEM2ステージ: 9ナノ秒)、タイミング6において命 令実行回路 7 3 でデータが転送された上でレジスタに格 納される(WBステージ:5ナノ秒)。EXステージの詳細 については、命令によって指示されたアドレスが、レジ スタ731から読出され、バス732aを介して演算器 734を通過してEXラッチ735に格納される(5ナノ 秒)。MEM1ステージの詳細については、EXラッチ735

に格納されたアドレスがアドレスバス811を介してキャッシュヒット検出回路81に転送され(3ナノ秒)、キャッシュヒット検出回路81において入力したアドレスがキャッシュメモリ83に格納されているかどうかを判別されると共に、キャッシュヒット検出回路81を通過してMEM1ラッチ82に格納される(5ナノ秒)。MEM2ステージの詳細については、MEM1ラッチ82に格納されたアドレスをキャッシュメモリ83に入力され、キャッシュメモリ83において入力されたアドレスに格納されたアドレスを訪出され(5ナノ秒)、このデータはデータバス814を介してセレクタ737に転送される(3ナノ秒)。セレクタ737はキャッシュメモリ83からのデータを選択し、MEM2ラッチ738はセレクタ737の出力を格納する(1ナノ秒)。WBステージの詳細については、MEM2ラッチ738に格納された演算結果がバス7

【0014】次に命令2の動作をタイミング順に説明す

32cからレジスタ731に格納される。

14

る。タイミング2において命令フェッチ回路71によっ て読出された命令2(IFステージ:7ナノ秒)は、タイ 20 ミング3において命令解読回路72で解読され(DECス テージ:9ナノ秒)ると共にパイプライン処理制御回路 74で命令1とのレジスタ干渉が検出され、タイミング 4及びタイミング5においてパイプライン処理制御回路 74でレジスタ干渉による実行待ちとなるように制御さ れ、タイミング6において命令実行回路73で加算演算 が実行され(EXステージ:9ナノ秒)、タイミング7に おいて命令実行回路73で演算結果が転送され(MEM1ス テージ:0ナノ秒)、タイミング8において命令実行回 路73で演算結果が転送され(MEM2ステージ:1ナノ 30 秒)、タイミング9において命令実行回路73で演算結 果を転送された上でレジスタに格納される(WBステー ジ:5ナノ秒)。EXステージの詳細については、オペラ ンドデータがレジスタ731から読出されバス732a 及びバス732bに載せられ、パイプライン処理制御回 路74はMEM2ステージからEXステージへのバイパスがレ ジスタ干渉に対して有効であることを検出してセレクタ 733がMEM2ラッチ738を選択するように制御し、バ ス732bとセレクタ733の出力とを入力に用いて演 算器734で加算演算されて、その演算結果がEXラッチ 735に格納される。MEM1ステージの詳細については、 EXラッチ735に格納された演算結果がMEM1ラッチ73 6に格納される(このステージに要する時間は無視でき るので0ナノ秒とする)。MEM2ステージの詳細について は、MEM1ラッチ736に格納された演算結果がセレクタ 737に選択され、MEM2ラッチ738に格納される(1 ナノ秒)。WBステージの詳細については、MEM2ラッチ7 38に格納された演算結果がバス732cを介してレジ スタ731に格納される。

【0015】また、データキャッシュ8にロードするデ 50 ータを保持しない場合、外部メモリ84にアクセスする

必要があり、これには中央演算処理装置7の1ステージに比べ多大なアクセス時間が必要となり、この結果パイプライン処理制御回路74はキャッシュヒット検出回路81よりパイプラインロック要求を受けてパイプライン処理を停止させ、セレクタ737にデータが転送されたことを確認して再実行する。

[0016]

【発明が解決しようとする課題】ところで、図6に示した従来のデータ処理装置のように、パイプライン処理制御装置にレジスタ干渉を検出するレジスタ干渉検出回路を実装し、この検出結果によって各ステージからのバイパスを決定する。従来例で示したMOV (A0+),D1の命令直後にA0,D1の演算を行う場合上記の検出回路によってバイパスを決定するが、多くの命令列はコンパイラによるスケジューリング等を行うことによって、MEMステージからEXステージへのバイパスとEXステージからEXステージへのバイパスとの一方が他方に比べて偏って使われるようにチューニングすることができる。このような場合、いずれのバイパスを使用するかを検出するレジスタ干渉検出回路を設けてもほとんど機能せず、その分のコスト及び消費電力が無駄になるという問題点がある。

【0017】また、図9に示した従来のデータ処理装置のように、キャッシュ等へのメモリアクセスのように処理時間の長い処理に関しては、パイプライン段数を増やすことによって動作クロックが高速化に対応している。しかし動作クロックが低い場合、処理時間が短くなり増やしたパイプライン段数より短い段数で処理できる。このような場合インタロックによる性能劣化を引き起こす問題点がある。さらに、処理時間の長い後段の処理の結果を用いて連続して前段の処理を行う場合、フォワーディングできるバイパスを設けるが、動作クロックが低い場合でも増やしたパイプラインステージの後段からバイパスを設けるために前段の処理を行うまでのインタロックが増えて性能劣化を引き起こす問題点がある。

【0018】本発明はかかる課題に鑑み、データ依存検出手段を設けてバイパスを切り替えることを不要とし、その分のコスト及び消費電力を削減したデータ処理装置を提供することを目的とする。また、キャッシュの動作周波数に応じてパイプライン段数を変化させインタロックによる性能劣化が生じないデータ処理装置を提供することを目的とする。さらに、パイプライン段数を変化させるとともにフォワーディングパスを切り替えることによりインタロック期間が短縮でき性能が一層改善するデータ処理装置を提供することを目的とする。

[0019]

【課題を解決するための手段】この課題を解決するため本発明のデータ処理装置は、パイプライン段数が n 段で機械語命令をパイプライン処理する処理手段と、前記処理手段の中にあって、n以下のi段目の処理結果をi以下のk段目の入力に転送する第1の転送手段と、前記処

理手段の中にあって、n以下でかつiより大きいj段目 の処理結果を k 段目の入力に転送する第2の転送手段 と、前記処理手段の中にあって、前記第1の転送手段の 転送結果と前記第2の転送結果との何れかを選択してk 段目の入力とする切り替え手段と、パイプライン処理さ れる命令のk段目の入力が、前記命令に先行する命令の パイプライン処理におけるi段目で決定される内容を必 要とする第1の状態と、前記命令に先行する命令のパイ プライン処理における」段目で決定される内容を必要と する第2の状態とを検出する検出手段と、所定の条件に 応じて、前記検出手段が前記第1の状態を検出した場合 にのみ、前記切り替え手段に対して前記第1の転送結果 を選択する第1の指示を与えるか、または、前記検出手 段が前記第1および第2の状態を検出した場合に、前記 切り替え手段に対して前記第2の転送結果を選択する第 2の指示を与える選択制御手段とを備えている。

16

【0020】ここで、選択制御手段は、前記機械語命令の組合せが、前記第1の状態を多く発生させるか、前記第2の状態を多く発生させるかを指定する指定手段を備え、前記指定手段により、前記第1の状態を多く発生させると指定された場合には、前記切り替え手段に対して前記第1の指示を与え、前記第2の状態を多く発生させると指定された場合には、前記切り替え手段に対して前記第2の指示を与えるように構成してもよい。

【0021】また、指定手段は、その指定内容を示すフラグを保持するフリップフロップ、その指定内容を示すデータを保持するレジスタ、その指定内容を示す論理値を入力する入力端子、その指定内容を示す内部信号の何れかであるように構成してもよい。

【0022】また、指定手段は、前記機械語命令の組合せが、前記第1の状態を多く発生させるか、前記第2の状態を多く発生させるかを示す特定命令の解読または実行に基づいて指定されるように構成してもよい。

【0023】そして、処理手段は、少なくとも、1つのパイプライン段数で命令フェッチを行う命令フェッチ部と、1つのパイプライン段数でフェッチされた命令の解読を行う命令解読部と、前段部と後段部の2つのパイプライン段数で命令を実行する命令実行部とからなり、第1の転送手段は、前記命令実行部の前記前段部の入力に転送し、第2の転送手段は、前記命令実行部の前記後段部の実行結果を前記前段部の入力に転送し、切り替え手段は、前記命令実行部の前記前段部の実行結果と前記後段部の実行結果との何れかを選択して前記前段部の入力とするように構成してもよい。

【0024】また本発明のデータ処理装置は、キャッシュメモリのアクセスを行う段を含む複数の段からなり、機械語命令をパイプライン処理する処理手段を有するデータ処理装置であって、前記キャッシュメモリのアクセスを行う段の段数がa段とaより大きいb段とに可変であり、前記データ処理装置はさらに、処理手段のパイプ

ライン段数を切り替える切り替え手段を備えている。

【0025】ここで、処理手段は、命令フェッチステージ、命令解読ステージ及び命令実行ステージの少なくとも3段のパイプライン段数を持ち、前記キャッシュメモリは前記命令実行ステージにおいてアクセスされるように構成してもよい。

【0026】そして、前記キャッシュメモリのアクセスの処理内容は、シーケンシャルなり個の部分処理に分割可能であり、前記キャッシュメモリをa段でアクセスする場合にはり個の部分処理のうちの(b-a)個を隣合う他のa個の部分処理と同一の段で処理し、前記キャッシュメモリをり段でアクセスする場合には各部分処理をそれぞれ1段で処理するように構成してもよい。

【0027】また、前記各段はそれぞれ個別の処理部が 実行し、それら処理部の少なくとも1つは、前記部分処理を実行する複数の部分処理部と、部分処理部と次段の 部分処理部との間に設けられ、前記キャッシュメモリを a段でアクセスする場合には当該部分処理結果を透過出 力し、前記キャッシュメモリをb段でアクセスする場合 には当該部分処理結果を保持し次の段に出力する複数の 透過保持部とを備えるように構成してもよい。

【0028】さらに、各透過保持部は、部分処理部からの部分処理結果を保持するパイプラインラッチと、前記キャッシュメモリを a 段でアクセスする場合は当該部分処理結果を選択し、前記キャッシュメモリを b 段でアクセスする場合はパイプラインラッチの出力を選択して次段の部分処理部に出力するセレクタとを有するように構成してもよい。

【0029】そして、前記部分処理の1つにタグメモリ 部のアクセスを含み、前記部分処理の他の1つにデータ メモリ部のアクセスを含むように構成してもよい。

【0030】そして、データ処理装置は、さらに、前記キャッシュメモリをa段でアクセスする場合の前記アクセスの最終段の処理結果を、前記処理手段の予め定めた段の入力に転送する第1の転送手段と、前記キャッシュメモリをb段でアクセスする場合の前記アクセスの最終段の処理結果を、前記予め定めた段の入力に転送する第2の転送手段と、パイプライン処理される命令の前記予め定めた段の入力が、前記命令に先行する命令の前記予め定めた段の入力が、前記命令に先行する命令の前記キャッシュメモリのアクセス結果を必要とする状態を検出する検出手段とを備え、前記検出手段が前記状態を検出した場合に、前記切り替え手段が切り替えるパイプライン段数に対応して前記第1の転送手段の転送結果と前記第2の転送結果との何れかを選択し、前記予め定めた段の入力とするように構成してもよい。

【0031】そして、切り替え手段は、データ処理装置が第1の動作環境にあるか第2の動作環境にあるかを指定する指定手段と、第1の動作環境にあると指定された場合には、前記キャッシュメモリをa段でアクセスさせ、第2の動作環境にあると指定された場合には、前記

キャッシュメモリを b 段でアクセスさせるパイプライン制御手段とを備え、前記第 1 の動作環境にあるか第 2 の動作環境にあるかは、データ処理装置に供給される動作クロックの周波数と、データ処理装置に供給される電源

18

クロックの周波数と、データ処理装置に供給される電源 電圧との何れかに応じて区別されるように**構成**してもよ い。

【0032】さらに、指定手段は、その指定内容を示すフラグを保持するフリップフロップ、その指定内容を示すデータを保持するレジスタ、その指定内容を示す論理値を入力する入力端子、その指定内容を示す内部信号の何れかであるように構成してもよい。

【0033】また本発明のデータ処理装置は、レジスタを有し、機械語命令をパイプライン処理する第1処理手段と、前記第1処理手段による命令の処理の中で、キャッシュメモリをアクセスする部分を含む処理をパイプライン処理する、パイプライン段数がa段とaより大きいり段とに可変であり、a段又はb段の何れかの段数で前記処理をパイプライン処理する第2処理手段と、第2処理手段のパイプライン段数を切り替える切り替えまりとを備え、前記第1処理手段は、第2処理手段がa段パイプライン処理を行う場合には、第2処理手段がb段パイプライン処理を行う場合には、第1処理手段は、前記所定段より

(b-a) 段あとの段で第2処理手段の実行結果を獲得し、獲得した実行結果を前記レジスタに格納するように構成される。

【0034】ここで、データ処理装置は、さらに前記キャッシュメモリをアクセスするために必要な情報を第1処理手段から第2処理手段に伝達する第1バスと、第2処理手段による前記キャッシュメモリのアクセス結果を第2処理手段から第1処理手段に伝達する第2バスとを備え、前記第1処理手段は、前記情報を第1バスを介して第2処理手段に送信し、第2処理手段の実行結果を第2バスを介して獲得するように構成してもよい。

【0035】そして、データ処理装置は、さらに、前記第2処理手段がa段パイプライン処理を行う場合の前記第2処理手段の最終段の処理結果を、前記第1の処理手段の予め定めた段の入力に転送する第1の転送手段と、前記第2処理手段がb段パイプライン処理を行う場合の前記第2処理手段の最終段の処理結果を、がイプライン処理される命令の前記予め定めた段の入力が、前記命令に先行する命令の前記第2処理手段の最終段の処理結果を必要とする状態を検出する検出手段とを備え、前記検出手段が前記状態を検出した場合に、前記切り替えるパイプライン段数に対応して前記第1の転送手段の転送結果と前記第2の転送結果との何れかを選択し、前記予め定めた段の入力とするように構成してもよい。

7 【0036】そして、切り替え手段は、データ処理装置

が第1の動作環境にあるか第2の動作環境にあるかを指定する指定手段と、第1の動作環境にあると指定された場合には、第2処理手段をa段で実行させ、第2の動作環境にあると指定された場合には、第2処理手段をb段で実行させるパイプライン制御手段とを備え、前記第1の動作環境にあるか第2の動作環境にあるかは、データ処理装置に供給される動作クロックの周波数と、データ処理装置に供給される電源電圧との何れかに応じて区別されるように構成してもよい。

19

【0037】ここで、指定手段は、その指定内容を示すフラグを保持するフリップフロップ、その指定内容を示すデータを保持するレジスタ、その指定内容を示す論理値を入力する入力端子、その指定内容を示す内部信号の何れかであるように構成してもよい。

【0038】さらに本発明のデータ処理装置は、パイプ ライン段数がn段とnより大きいm段とに可変であり、 n段又はm段の何れかの段数で命令をパイプライン処理 する処理手段と、前記処理手段のパイプライン段数を切 り替える切り替え手段と、前記処理手段の中にあって、 n以下のi段目の処理結果をi以下のk段目の入力に転 送する第1の転送手段と、前記処理手段の中にあって、 (i+m-n)段目の処理結果をk段目の入力に転送す る第2の転送手段と、パイプライン処理される命令のk 段目の入力が、前記処理手段がn段パイプライン処理を 行う場合の、前記命令に先行する命令のパイプライン処 理におけるi段目で決定される内容を必要とするか、ま たは、前記処理手段がm段パイプライン処理を行う場合 の、前記命令に先行する命令のパイプライン処理におけ る(i+m-n)段目で決定される内容を必要とする状 態を検出する検出手段と、前記検出手段が前記状態を検 出した場合に、前記切り替え手段が切り替えるパイプラ イン段数に対応して前記第1の転送手段の転送結果と前 記第2の転送結果との何れかを選択し、前記処理手段の k段目の入力とするように構成される。

【0039】ここで、切り替え手段は、データ処理装置が第1の動作環境にあるか第2の動作環境にあるかを指定する指定手段と、第1の動作環境にあると指定された場合には、前記処理手段をn段で実行させ、第2の動作環境にあると指定された場合には、前記処理手段をm段で実行させるパイプライン制御手段とを備え、前記第1の動作環境にあるか第2の動作環境にあるかは、データ処理装置に供給される動作クロックの周波数と、データ処理装置に供給される電源電圧との何れかに応じて区別されるように構成してもよい。

【0040】また、指定手段は、その指定内容を示すフラグを保持するフリップフロップ、その指定内容を示すデータを保持するレジスタ、その指定内容を示す論理値を入力する入力端子、その指定内容を示す内部信号の何れかであるように構成してもよい。

[0041]

【発明の実施の形態】以下、本発明の実施の形態について、図1から図5を用いて説明する。

【0042】図1は、本発明の第一の実施の形態におけるデータ処理装置の構成を表すプロック図を示す。

るデータ処理装置の構成を表すブロック図を示す。 【0043】本データ処理装置は、中央演算処理装置1 とデータキャッシュ2と外部メモリ23とから構成され る。同図において、中央演算処理装置1はIFステージ、 DECステージ、EXステージ、MEMステージ、WBステージの 5つのステージからなる5段パイプライン構造を成して いる。命令フェッチ回路11はIFステージで動作しメモ リ(図外)から命令の読出しを行う。命令解読回路12 はDECステージで動作し命令フェッチ回路11で読出さ れた命令を解読する。命令実行回路13はEXステージと MEMステージとWBステージとで動作し命令解読回路12 によって制御され、演算のオペランドを格納するレジス タ131と、レジスタ131から読出したデータまたは レジスタ131に格納するデータを載せるバス132a ~132dと、バス132aとセレクタ141の出力値 とを選択するセレクタ133と、バス132bによって 転送されるデータとセレクタ133の出力値とを用いて 演算を行う演算器134と、クロック同期で演算器13 4の出力値を保持する第1EXラッチ135と、クロック 同期で演算器134の出力値を保持する第2EXラッチ1 36と、第1EXラッチ135の出力値とデータキャッシ ュ2の出力データとを選択するセレクタ137と、第1 EXラッチ135の出力値とデータキャッシュ2の出力デ ータとを選択するセレクタ138と、クロック同期でセ レクタ137の出力値を保持する第1MEMラッチ139 と、クロック同期でセレクタ138の出力値を保持する 第2MEMラッチ140と、第1EXラッチ135の出力値 と第2MEMラッチ140の出力値とを選択するセレクタ 141とからなる。パイプライン処理制御回路14は命 令フェッチ回路11と命令解読回路12と命令実行回路 13とをパイプライン処理を行う。バイパス切替フラグ 15は、本中央演算処理装置1に対してどのステージか らバイパスするデータを転送するかを示すフラグを保持 する。本実施の形態ではEXステージからバイパスすると きにフラグがセットされ、MEMステージからバイパスす るときにフラグがクリアされるものとする。 データキャ ッシュ2は、アドレスバス211よりアドレスを入力し キャッシュメモリ22に保持するデータのアドレスを保 持しその入力アドレスと保持アドレスとを比較すること によりキャッシュヒットかキャッシュミスヒットかを判 別するとともにキャッシュメモリ22にアドレスを出力 しキャッシュミスヒットの場合はキャッシュメモリ22 と外部メモリ23とにアドレスを出力するとともに入力 アドレスを保持アドレスに変更するキャッシュヒット検 出回路21と、キャッシュヒットの場合キャッシュヒッ ト検出回路21からアドレスを入力しキャッシュヒット

50 の場合そのアドレスのメモリからデータを出力しキャッ

シュミスヒットの場合外部メモリ23よりデータを入力しそのデータを出力すると共にキャッシュヒット検出回路21からアドレスを入力したアドレスのメモリからデータを書き込むキャッシュメモリ22とからなり、中央演算処理装置1からアドレスをキャッシュヒット検出回路21からアドレスを外部メモリ23からデータをキャッシュメモリ22へ転送するデータバス213と、キャッシュメモリ22からデータを中央演算処理装置1へ転送するデータバス213と、キャッシュメモリ22からデータを中央演算処理を出り23は、アドレスバス212よりアドレスを入力しそのアドレスのメモリからデータを出力しデータバス213へデータを出力する。

【0044】以上のように構成された本発明の第一の実施の形態による情報処理装置について、その動作を説明する。ここではアドレスをインクリメント処理しながらキャッシュからデータをロードし、連続して加算を実行する処理を例示する。ここでは予めコンパイラによるスケジューリングによってEXステージからのフォワーディングが使用されるよう偏って命令を配置する。また、データキャッシュ2はロードするデータを保持すると仮定する。例示プログラムを以下に示す。

命令1:MOV (A0+),D1

(アドレスAOからデータをロードしながらアドレスAOをインクリメント処理を行い、そのロードデータをD1レジスタに、インクリメント処理を行ったアドレスをAOに格納する)

命令 2: ADD DO, AO

(D1レジスタとA0レジスタの加算を行い、その結果をA0レジスタに格納する) EXステージからバイパスするときの動作について説明する。この場合バイパス切替フラグ15はフラグがセットされる。図2に示したタイムチャートを用いて説明する。

【0045】(タイミング1)

命令1:命令フェッチ回路11は命令を読出す(処理時間は7ナノ秒)。

【0046】(タイミング2)

命令1:読出された命令が命令解読回路12で解読される(同9ナノ秒)。

命令2:命令フェッチ回路11は命令を読出す(同7ナノ秒)。

【0047】 (タイミング3)

命令1:命令によって指示されたオペランドデータがレジスタ131から読出されバス132aに載せられ、バス132aを選択するセレクタ133の出力を入力とを用いて演算器134でインクリメント処理されて、その演算結果が第1EXラッチ135に格納され、セレクタ133の出力が第2EXラッチ136に格納される(同9ナノ秒)。

命令2:読出された命令が命令解読回路12で解読される(同9ナノ秒)。

【0048】 (タイミング4)

(12)

命令1:第1EXラッチ135の出力値はセレクタ137 に選択されて第1MEMラッチ139に格納されると共 に、第2EXラッチ136の出力値はアドレスバス211 を介してデータキャッシュ2のキャッシュヒット検出回路21に転送される。キャッシュヒット検出回路21は 入力データのキャッシュヒットかキャッシュメモリ22に出 力する。キャッシュメモリ22は入力アドレスに格納されているデータを出力して、データをデータバス214 を介して中央演算処理装置1に転送する。セレクタ13 8はデータキャッシュ2から転送されたデータを選択する。図2ではキャッシュヒット検出回路21とキャッシュメモリ22とが処理する時間をキャッシュ読出しと記している。第2MEMラッチ140はセレクタ138の出 力値を格納する(同10ナノ秒)。

命令2:バイパス切替フラグ15がセットされているので、第1EXラッチ135の出力がセレクタ141に選択され、オペランドデータがレジスタ131から読出されバス132a及びバス132bに載せられ、セレクタ133がセレクタ141の出力を選択され、演算器134がバス132bとセレクタ133の出力とを入力に用いて加算演算されて、その演算結果が第1EXラッチ135に格納される(同9ナノ秒)。

【0049】 (タイミング5)

命令1:第1MEMラッチ139と第2MEMラッチ140と に格納された演算結果及びデータがバス132c及びバ 30 ス132dを介してレジスタ131に格納される(同5 ナノ秒)。

命令2:第1EXラッチ135の演算結果はセレクタ137に選択されて第1MEMラッチ139に格納される(同1ナノ秒)。

【0050】 (タイミング6)

命令2:第1 MEMラッチ139 に格納された演算結果が バス132 c を介してレジスタ131 に格納される (同5ナノ秒)。

【0051】このように、予めスケジューリングによっ 40 てEXステージからのフォワーディングが有効となるよう に命令を配置されているためにレジスタ干渉検出回路に よるバイパス指定をする必要がないのでこれに必要なハードウエアを削減することができる。またここではEXステージからのフォワーディングが有効となるように命令 を配置しEXステージからEXステージへのバイパスを用いたが、同様に予めスケジューリングによってMEMステージからのフォワーディングが有効となるように命令を配置し、MEMステージからをEXステージへのバイパスを用いてもレジスタ干渉検出回路によるバイパス指定をする必 50 要がないのでこれに必要なハードウエアを削減すること (13)

24

ができる。

【0052】図3は、本発明の第二の実施の形態におけるデータ処理装置の構成を表すプロック図を示す。

23

【0053】本データ処理装置は、中央演算処理装置3 とデータキャッシュ4と外部メモリ45とから構成され る。同図において、中央演算処理装置3はIFステージ、 DECステージ、EXステージ、MEM1ステージ、MEM2ステー ジ、WBステージの 6 つのステージからなる 6 段パイプラ イン構造を成している。命令フェッチ回路31はIFステ ージで動作しメモリ(図外)から命令の読出しを行う。 命令解読回路32はDECステージで動作し命令フェッチ 回路31で読出された命令を解読する。命令実行回路3 3はEXステージとMEM1ステージとMEM2ステージとWBステ ージとで動作し命令解読回路32によって制御され、演 算のオペランドとメモリアクセス時のアドレス及びデー タを格納するレジスタ331と、レジスタ331から読 出したデータまたはレジスタ331に格納するデータを 載せるバス332a~332cと、バス332aとセレ クタ340の出力値とを選択するセレクタ333と、バ ス332bによって転送されるデータとセレクタ333 の出力値とを用いて演算を行う演算器334と、レジス タ331よりデータを読出されてから1動作クロック後 に演算器334の出力値を保持するEXラッチ335と、 EXラッチ335の出力値とデータキャッシュ4の出力デ ータとを選択するセレクタ336と、クロック同期でセ レクタ336の出力値を保持するMEM1ラッチ337と、 MEM1ラッチ337の出力値とデータキャッシュ4の出力 データとを選択するセレクタ338と、クロック同期で セレクタ338の出力値を保持するMEM2ラッチ339 と、高速ピッチフラグ35が0のときMEM1ラッチ337 の出力値を選択し高速ピッチフラグ35が1のときMEM2 ラッチ339の出力値を選択するセレクタ340とから なり、EXラッチ335の出力値をデータキャッシュ4へ 転送するアドレスバス411と、データキャッシュ4の データ出力をセレクタ336とセレクタ338の入力へ 転送するデータバス414とを介してデータキャッシュ 4と接続する。

【0054】パイプライン処理制御回路34は命令フェッチ回路31と命令解読回路32と命令実行回路33とをパイプライン処理を行う。高速ピッチフラグ35は、本中央演算処理装置3に供給されている動作クロックの周波数が、高速クロックか低速クロックかを示すフラグを保持する。本実施の形態では動作クロックの周波数が50メガヘルツより高いときにフラグがセットされ、50メガヘルツ以下のときクリアされるものとする。データキャッシュ4は、アドレスバス411よりアドレスを入力しキャッシュメモリ44に保持するデータのアドレスを保持しその入力アドレスと保持アドレスとを比較することによりキャッシュヒットかキャッシュミスヒットかを判別するとともにアドレスをMEM1ラッチ42とセレ

クタ43とに出力しキャッシュミスヒットの場合はキャッシュメモリ44と外部メモリ45とにアドレスを出力するとともに入力アドレスを保持アドレスに変更するキャッシュヒット検出回路41の出力アドレスを保持するMEMIラッチ42と、高速ピッチフラグ35が0のときキャッシュヒット検出回路41の出力アドレスを選択し高速ピシュヒット検出回路41の出力アドレスを選択し高速ピ

ンュピット検出回路41の出力アトレスを選択し局速ピッチフラグ35が1のときMEM1ラッチ42の出力アドレスを選択するセレクタ43と、キャッシュヒットの場合

セレクタ43からの出力アドレスを入力しキャッシュヒットの場合そのアドレスのメモリからデータを出力しキャッシュミスヒットの場合外部メモリ45よりデータを

入力しそのデータを出力すると共にセレクタ43からの 出力アドレスを入力したアドレスのメモリからデータを まさまれたかいシースを見る44とからなり、中央空管型

書き込むキャッシュメモリ44とからなり、中央演算処理装置3からアドレスをキャッシュヒット検出回路41へ転送するアドレスバス411と、キャッシュヒット検

出回路41からアドレスを外部メモリ45へ転送するアドレスバス412と、外部メモリ45からデータをキャ20 ッシュメモリ44へ転送するデータバス413と、キャ

ッシュメモリ44からデータを中央演算処理装置3へ転送するデータバス414と接続する。外部メモリ45は、アドレスバス412よりアドレスを入力しそのアドレスのメエリからデータを出力しデータバス413へデ

レスのメモリからデータを出力しデータバス 4 1 3 ヘデ ータを出力する。

【0055】以上のように構成された本発明の第二の実施の形態による情報処理装置について、クロック周波数が低速の場合の高速の場合とに分けてその動作を説明する。ここでは加算を連続で実行する処理を例示する。例示プログラムを以下に示す。

命令1:MOV (A0),D1

(AOレジスタの値のアドレスに格納されるデータをDIレジスタに格納する)

命令2:ADD D0, D1

(DOレジスタとD1レジスタの加算を行い、その結果をD1レジスタに格納する)

なお、データキャッシュ 4 はロードするデータを保持すると仮定する。

(1) クロック周波数が50メガヘルツを超え100メ 40 ガヘルツ以下の場合

図4はクロックの周波数が100メガヘルツ、即ちマシンサイクルが10ナノ秒で動作する例を示している。この場合高速ピッチフラグ35はセットされている。命令実行回路33のメモリアクセスはMEM2ステージで処理が完了する。同図は、パイプラインのIFステージ、DECステージ、EXステージ、MEM1ステージ、MEM2ステージ、WBステージの処理時間とデータキャッシュの処理時間をマシンサイクル毎に示している。

【0056】(タイミング1)

50 命令1:命令フェッチ回路31は命令を読出す(処理時

間は7ナノ秒)。

【0057】 (タイミング2)

命令1:読出された命令が命令解読回路32で解読され る(同9ナノ秒)。

命令2:命令フェッチ回路31は命令を読出す(同7ナ

【0058】(タイミング3)

命令1:命令によって指示されたメモリアクセス時のア ドレスデータが、レジスタ331から読出され、バス3 32aを介し、セレクタ333においてバス332aを 10 選択されて、EXラッチ335に格納される(同5ナノ 秒)。

命令2:読出された命令が命令解読回路32で解読され る(同9ナノ秒)。

【0059】 (タイミング4)

命令1:EXラッチ335に格納されたアドレスがアドレ スバス411を介してデータキャッシュ4のキャッシュ ヒット検出回路41に転送される。キャッシュヒット検 出回路41において入力したアドレスがキャッシュメモ リ44に格納されているかどうかを判別されると共に、 キャッシュヒット検出回路41を通過してMEMIラッチ4 2に格納される(同8ナノ秒)。キャッシュヒット検出 回路41は入力データのキャッシュヒットかキャッシュ ミスヒットかを判別し、入力アドレスをキャッシュメモ リ44に出力する。キャッシュメモリ44は入力アドレ スに格納されているデータを出力中でこのステージが終 了する。セレクタ336はデータキャッシュ4から転送 されたデータを選択するがこのデータは任意の値を持 つ。MEM1ラッチ337はセレクタ336の出力値(任意 データ) に格納される(同8ナノ秒)。

命令2:入力データが未だメモリアクセス中なので演算 実行待ちにされる。

【0060】 (タイミング5)

命令1:高速ピッチフラグ35が1なのでセレクタ43 はMEMIラッチ42に格納されたアドレスを選択し、キャ ッシュメモリ44においてセレクタ43より入力された アドレスに格納されるデータが読出され、このデータは データバス414を介して中央演算処理装置3に転送さ れる。セレクタ338はデータキャッシュ4からのデー 夕を選択し、MEM2ラッチ339はセレクタ338の出力 40 命令2:命令フェッチ回路31は命令を読出す(同7ナ データを格納する(同10ナノ秒)。

命令2:高速ピッチフラグ35がセットされているの で、パイプライン制御回路34により命令実行回路33 は、入力データが未だメモリアクセス中なので演算実行 待ちにされる。

【0061】 (タイミング6)

命令1:MEM2ラッチ339に格納されたデータがバス3 32cからレジスタ331に格納される(同5ナノ 秒)。

命令2:高速ピッチフラグ35がセットされているの

で、パイプライン制御回路34により命令実行回路33 は、MEM2ラッチ339に格納されているデータをバイパ スしセレクタ340に転送され、セレクタ340は高速 ピッチフラグ15の値1によりMEM2ラッチ339を選択 し、命令によって指示されたオペランドデータが、レジ

スタ331から読出され、バス332aとセレクタ34 0の出力値を選択するセレクタ333の出力とを入力と を用いて演算器334で加算されてその演算結果がEXラ ッチ335に格納される(同9ナノ秒)。

【0062】(タイミング7)

命令2:EXラッチ335に格納された演算結果をセレク タ336に転送され、セレクタ336はEXラッチ335 の出力値を選択し、セレクタ336の出力値はMEM1ラッ チ337に格納される(同1ナノ秒)。

【0063】(タイミング8)

命令2:MEM1ラッチ337に格納された演算結果をセレ クタ338に転送され、セレクタ338はMEM1ラッチ3 37の出力値を選択し、セレクタ336の出力値はMEM2 ラッチ339に格納される(同1ナノ秒)。

【0064】(タイミング9)

命令2:MEMIラッチ337に格納された演算結果がバス 332cからレジスタ331に格納される(同5ナノ 秒)。

(2) クロック周波数が50メガヘルツ以下(低速)の 場合

図5に示したように、クロックの周波数が50メガヘル ツ、即ちマシンサイクルが20ナノ秒で動作する例を示 している。この場合高速ピッチフラグ35はクリアされ ている。命令実行回路33のメモリアクセスはMEMIステ 30 ージで演算処理が完了する。同図は、メモリアクセスの 前後のパイプラインのEXステージ、MEM1ステージ、MEM2 ステージ、WBステージの処理時間とデータキャッシュの 処理時間をマシンサイクル毎に示している。

【0065】(タイミング1)

命令1:命令フェッチ回路31は命令を読出す(処理時 間は7ナノ秒)。

【0066】(タイミング2)

命令1:読出された命令が命令解読回路32で解読され る(同9ナノ秒)。

ノ秒)。

【0067】(タイミング3)

命令1:命令によって指示されたメモリアクセス時のア ドレスデータが、レジスタ331から読出され、バス3 32 aとバス332 bを選択するセレクタ333の出力 と入力とを用いて演算器334を転送してEXラッチ33 5に格納される(同5ナノ秒)。

命令2:読出された命令が命令解読回路32で解読され る(同9ナノ秒)。

【0068】(タイミング4)

(15)

命令1:EXラッチ335の出力値はアドレスバス411を介してデータキャッシュ4のキャッシュヒット検出回路41に転送される。キャッシュヒット検出回路41において入力したアドレスがキャッシュメモリ44に格納されているかどうかを判別されると共に、キャッシュニット検出回路41を通過し、セレクタ43においてとット検出回路41を通過し、セレクタ43においておしてが選択され、キャッシュトット検出の路41から出力されたアドレスが選択され、キャッシュメモリ44においてセレクタ43より入力されたアドレスが選択され、キャッシェメモリ44の出力データがデータバス414を介して中央演算をはデータを説出される。セレクタ336はデータキャッシュ4から転送されたデータを選択する。MEMIラッチ337はセレクタ336の出力値に格納される(同18ナノ秒)。

命令2:入力データが未だメモリアクセス中なので演算 実行待ちにされる。

【0069】(タイミング5)

命令1:セレクタ338においてデータキャッシュ4から転送されたデータが選択され、MEM2ラッチ339に格納される(同1ナノ秒)。

命令2:高速ピッチフラグ35がクリアされているので、パイプライン制御回路34により命令実行回路33は、MEM1ラッチ337に格納されているデータをバイパスしセレクタ340に転送され、セレクタ340は高速ピッチフラグ35の値0によりMEM1ラッチ337を選択し、命令によって指示されたオペランドデータが、レジスタ331から読出され、バス332aとセレクタ340の出力値を選択するセレクタ333の出力と入力とを用いて演算器334で加算されてその演算結果がEXラッチ335に格納される(同9ナノ秒)。

【0070】(タイミング6)

命令1: MEM2 ラッチ339 に格納されたデータがバス332 c からレジスタ331 に格納される(同5ナノ秒)。

命令2:EXラッチ335に格納された演算結果をセレクタ336に転送され、セレクタ336はEXラッチ335の出力値を選択し、セレクタ336の出力値はMEM1ラッチ337に格納される(同1ナノ秒)。

【0071】(タイミング7)

命令2: MEMIラッチ337に格納された演算結果をセレクタ338に転送され、セレクタ338はMEMIラッチ337の出力値を選択し、セレクタ336の出力値はMEM2ラッチ339に格納される(同1ナノ秒)。

【0072】 (タイミング8)

命令 2: MEMI ラッチ 3 3 7 に格納された演算結果がバス 3 3 2 c からレジスタ 3 3 1 に格納される(同 5 ナノ 秒)。

【0073】以上のように本発明の第二の実施の形態に よれば、高速ピッチフラグ35をセットすることによ り、キャッシュの動作周波数に応じてパイプライン段数 を変化させインタロックによる性能劣化が生じないよう にすることができる。さらに、パイプライン段数を変化 させるとともにフォワーディングパスを切り替えること によりインタロック期間が短縮でき性能を一層改善する ことができる。

【0074】なお、本発明の第二の実施の形態において、MEM2ステージとWBステージを1つのステージで行ってもよい。この場合パイプライン段数は5となり、クロック周波数が50メガヘルツを超える場合はWBステージを1マシンサイクルだけ伸張して2マシンサイクルで完結するようにしてもよい。

【0075】また、本発明の第一の実施の形態では、バイパスを切り替えるセレクタ141はバイパス切替フラグ15によって切り替えているが、この切り替え方法はパイプライン処理制御回路14の内部信号によって切り替えてもよいし、外部端子で切り替えてもよいし、またバイパスが必要な特定命令によって切り替えてもよい。

【0076】また、以上の本発明の実施の形態では、い20 ずれもパイプラインにおける実行ステージの処理時間が他のステージに比べて長くなる場合について述べているが、律則するステージが実行ステージのほか、命令解読ステージを含めいかなるステージであっても本発明が応用可能であることは言うまでもない。

【0077】また、上記実施の形態では、高速ピッチフラグ35は、動作クロックの周波数が所定の周波数(50MH2)を越えるか以下かにより設定された。これ以外にも供給される電源電圧値に応じて設定してもよい。というのは、一般に電源電圧が高いと回路の遅延時間が小さく、低いと大きくなるので、例えばデータ処理装置の電源電圧が5Vの場合と3Vの場合とで高速ピッチフラグ35の設定を使い分ければよい。

[0078]

【発明の効果】以上のように本発明に係るデータ処理装 置は、パイプライン段数がn段で機械語命令をパイプラ イン処理する処理手段と、前記処理手段の中にあって、 n以下のi段目の処理結果をi以下のk段目の入力に転 送する第1の転送手段と、前記処理手段の中にあって、 n以下でかつiより大きいj段目の処理結果をk段目の 入力に転送する第2の転送手段と、前記処理手段の中に あって、前記第1の転送手段の転送結果と前記第2の転 送結果との何れかを選択してk段目の入力とする切り替 え手段と、パイプライン処理される命令の k 段目の入力 が、前記命令に先行する命令のパイプライン処理におけ るi段目で決定される内容を必要とする第1の状態と、 前記命令に先行する命令のパイプライン処理におけるう 段目で決定される内容を必要とする第2の状態とを検出 する検出手段と、所定の条件に応じて、前記検出手段が 前記第1の状態を検出した場合にのみ、前記切り替え手 段に対して前記第1の転送結果を選択する第1の指示を

(16)

与えるか、または、前記検出手段が前記第1および第2の状態を検出した場合に、前記切り替え手段に対して前記第2の転送結果を選択する第2の指示を与える選択制御手段とを備える。この構成によれば、データの依存性を検出して第1の転送手段と第2の転送手段とを切り替える手段が不要になり、その分のハードウェアコスト及び消費電力が削減できる。また、第1の転送手段と第2の転送手段とのいずれかが他に比べて遅延時間の長い、いわゆるクリティカルパスであることが判明した場合、意図的にその転送手段を利用しないように設定することで動作周波数の向上が図れる。

29

【0079】また、本発明に係るデータ処理装置は、キャッシュメモリのアクセスを行う段を含む複数の段からなり、機械語命令をパイプライン処理する処理手段を有するデータ処理装置であって、前記キャッシュメモリのアクセスを行う段の段数がa段とaより大きいb段とに可変であり、前記データ処理装置はさらに、処理手段のパイプライン段数を切り替える切り替え手段を備える。この構成によれば、キャッシュメモリのアクセスをb段にすることで動作周波数が向上する。また、動作周波数 20 が低い場合は、キャッシュメモリのアクセスをa段にすることによりデータ依存によるインタロック期間が短縮でき性能が改善される。

【0080】さらに、本発明に係るデータ処理装置は、 レジスタを有し、機械語命令をパイプライン処理する第 1処理手段と、前記第1処理手段による命令の処理の中 で、キャッシュメモリをアクセスする部分を含む処理を パイプライン処理する、パイプライン段数がa段とaよ り大きいb段とに可変であり、a段又はb段の何れかの 段数で前記処理をパイプライン処理する第2処理手段 と、第2処理手段のパイプライン段数を切り替える切り 替え手段とを備え、前記第1処理手段は、第2処理手段 がa段パイプライン処理を行う場合には、所定段で第2 処理手段の実行結果を獲得し、第2処理手段が b 段パイ プライン処理を行う場合には、第1処理手段は、前記所 定段より(b-a)段あとの段で第2処理手段の実行結 果を獲得し、獲得した実行結果を前記レジスタに格納す るように構成する。この構成によれば、第2処理手段を b段にすることで動作周波数が向上する。また、動作周 波数が低い場合は、第2処理手段をa段にすることによ りデータ依存によるインタロック期間が短縮でき性能が 改善される。また、前記第2処理手段を前記第1処理手 段と並列に設けているため、前記第1処理手段に対して 前記第2処理手段を容易に着脱することができる。その ために設計工数が削減されコスト低下につながる。

【0081】そして、本発明に係るデータ処理装置は、パイプライン段数がn段とnより大きいm段とに可変であり、n段又はm段の何れかの段数で命令をパイプライン処理する処理手段と、前記処理手段のパイプライン段数を切り替える切り替え手段と、前記処理手段の中にあ 50

って、n以下のi段目の処理結果をi以下のk段目の入 力に転送する第1の転送手段と、前記処理手段の中にあ って、(i+m-n)段目の処理結果をk段目の入力に 転送する第2の転送手段と、パイプライン処理される命 令のk段目の入力が、前記処理手段がn段パイプライン 処理を行う場合の、前記命令に先行する命令のパイプラ イン処理における i 段目で決定される内容を必要とする か、または、前記処理手段がm段パイプライン処理を行 う場合の、前記命令に先行する命令のパイプライン処理 における(i+m-n)段目で決定される内容を必要と する状態を検出する検出手段と、前記検出手段が前記状 態を検出した場合に、前記切り替え手段が切り替えるパ イプライン段数に対応して前記第1の転送手段の転送結 果と前記第2の転送結果との何れかを選択し、前記処理 手段のk段目の入力とするように構成する。この構成に よれば、動作周波数が低い場合に、パイプライン段数を n段にするとともに前記第2の転送手段ではなく前記第 1の転送手段を用いることにより、さらにインタロック 期間が短縮でき性能が一層改善される。

20 【図面の簡単な説明】

【図1】本発明の第一の実施の形態におけるデータ処理 装置の構成を示すプロック図

【図2】同実施形態によるデータ処理装置の動作タイミング図

【図3】本発明の第二の実施の形態におけるデータ処理 装置の構成を示すブロック図

【図4】同実施形態におけるデータ処理装置の動作タイミング図

【図5】同動作タイミング図

30 【図6】従来のデータ処理装置の構成を示すブロック図

【図7】従来のデータ処理装置の動作タイミング図

【図8】同動作タイミング図

【図9】従来のデータ処理装置の構成を示すプロック図

【図10】従来のデータ処理装置の動作タイミング図

【図11】同動作タイミング図

【符号の説明】

- 1 中央演算処理装置
- 2 データキャッシュ
- 3 中央演算処理装置
- 40 4 データキャッシュ
 - 11 命令フェッチ回路
 - 12 命令解読回路
 - 13 命令実行回路
 - 14 パイプライン処理制御回路
 - 15 バイパス切替フラグ
 - 21 キャッシュヒット検出回路
 - 22 キャッシュメモリ
 - 23 外部メモリ
 - 31 命令フェッチ回路
 - 0 32 命令解読回路


141 セレクタ

32


31

	= 7				
3 3	命令実行回路		2 1 1	アドレスバス	
3 4	パイプライン処理制御回路		2 1 2	アドレスバス	
3 5	髙速ピッチフラグ		2 1 3	データバス	
4 1	キャッシュヒット検出回路		2 1 4	データバス	
4 2	MEM1ラッチ		3 3 1	レジスタ	
4 3	セレクタ		3 3 2 2	a~332d バフ	ζ.
4 4	キャッシュメモリ		3 3 3	セレクタ	
4 5	外部メモリ		3 3 4	演算器	
1 3 1	レジスタ		3 3 5	EXラッチ	
1 3 2	a~1 3 2 d バス	10	3 3 6	セレクタ	
1 3 3	セレクタ		3 3 7	MEM1ラッチ	
1 3 4	演算器		3 3 8	セレクタ	
1 3 5	第1EXラッチ		3 3 9	MEM2ラッチ	
1 3 6	第2EXラッチ		3 4 0	セレクタ	
1 3 7	セレクタ		4 1 1	アドレスバス	
1 3 8	セレクタ		4 1 2	アドレスバス	
1 3 9	第1 MEMラッチ		4 1 3	データバス	
140	第2MFMラッチ		414	データバス	


【図2】




【図1】




[図3]




[図4] データロードと演算が連続した演算実行 (100HHz)




六月口十七霄軍水連続1七、寶軍軍所(30AHZ)




【図6】




【図7】 MEMステンジからEXスケージへのバイパス




【図8】 EXステージからEXステージへのバイハス




【図9】



【図10】 デ-9ロ-ドヒ演算が連続した演算家行(100MHz)



デ-9ロ-ドと演算が連続した演算案件(幼MHz)



フロントページの続き

(72) 発明者 金子 圭介

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 小椋 里

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 鈴木 正人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内